ARM: Move the longer MemoryReg::printoffset function in mem.hh into the cc file.
This commit is contained in:
parent
9223725973
commit
0abec53564
2 changed files with 37 additions and 35 deletions
|
@ -48,6 +48,42 @@ using namespace std;
|
||||||
namespace ArmISA
|
namespace ArmISA
|
||||||
{
|
{
|
||||||
|
|
||||||
|
void
|
||||||
|
MemoryReg::printOffset(std::ostream &os) const
|
||||||
|
{
|
||||||
|
if (!add)
|
||||||
|
os << "-";
|
||||||
|
printReg(os, index);
|
||||||
|
if (shiftType != LSL || shiftAmt != 0) {
|
||||||
|
switch (shiftType) {
|
||||||
|
case LSL:
|
||||||
|
ccprintf(os, " LSL #%d", shiftAmt);
|
||||||
|
break;
|
||||||
|
case LSR:
|
||||||
|
if (shiftAmt == 0) {
|
||||||
|
ccprintf(os, " LSR #%d", 32);
|
||||||
|
} else {
|
||||||
|
ccprintf(os, " LSR #%d", shiftAmt);
|
||||||
|
}
|
||||||
|
break;
|
||||||
|
case ASR:
|
||||||
|
if (shiftAmt == 0) {
|
||||||
|
ccprintf(os, " ASR #%d", 32);
|
||||||
|
} else {
|
||||||
|
ccprintf(os, " ASR #%d", shiftAmt);
|
||||||
|
}
|
||||||
|
break;
|
||||||
|
case ROR:
|
||||||
|
if (shiftAmt == 0) {
|
||||||
|
ccprintf(os, " RRX");
|
||||||
|
} else {
|
||||||
|
ccprintf(os, " ROR #%d", shiftAmt);
|
||||||
|
}
|
||||||
|
break;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
string
|
string
|
||||||
Swap::generateDisassembly(Addr pc, const SymbolTable *symtab) const
|
Swap::generateDisassembly(Addr pc, const SymbolTable *symtab) const
|
||||||
{
|
{
|
||||||
|
|
|
@ -246,41 +246,7 @@ class MemoryReg : public Memory
|
||||||
shiftAmt(_shiftAmt), shiftType(_shiftType), index(_index)
|
shiftAmt(_shiftAmt), shiftType(_shiftType), index(_index)
|
||||||
{}
|
{}
|
||||||
|
|
||||||
void
|
void printOffset(std::ostream &os) const;
|
||||||
printOffset(std::ostream &os) const
|
|
||||||
{
|
|
||||||
if (!add)
|
|
||||||
os << "-";
|
|
||||||
printReg(os, index);
|
|
||||||
if (shiftType != LSL || shiftAmt != 0) {
|
|
||||||
switch (shiftType) {
|
|
||||||
case LSL:
|
|
||||||
ccprintf(os, " LSL #%d", shiftAmt);
|
|
||||||
break;
|
|
||||||
case LSR:
|
|
||||||
if (shiftAmt == 0) {
|
|
||||||
ccprintf(os, " LSR #%d", 32);
|
|
||||||
} else {
|
|
||||||
ccprintf(os, " LSR #%d", shiftAmt);
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
case ASR:
|
|
||||||
if (shiftAmt == 0) {
|
|
||||||
ccprintf(os, " ASR #%d", 32);
|
|
||||||
} else {
|
|
||||||
ccprintf(os, " ASR #%d", shiftAmt);
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
case ROR:
|
|
||||||
if (shiftAmt == 0) {
|
|
||||||
ccprintf(os, " RRX");
|
|
||||||
} else {
|
|
||||||
ccprintf(os, " ROR #%d", shiftAmt);
|
|
||||||
}
|
|
||||||
break;
|
|
||||||
}
|
|
||||||
}
|
|
||||||
}
|
|
||||||
};
|
};
|
||||||
|
|
||||||
class MemoryDReg : public MemoryReg
|
class MemoryDReg : public MemoryReg
|
||||||
|
|
Loading…
Reference in a new issue